【FPGA学习笔记】Verilog语言中的或(|和||)
生活随笔
收集整理的這篇文章主要介紹了
【FPGA学习笔记】Verilog语言中的或(|和||)
小編覺得挺不錯的,現(xiàn)在分享給大家,幫大家做個參考.
最近在學習過程中遇到if語句判斷位寬不同的數(shù)相或的情況,就很迷惑,在詢問同學后得到以下結論。
一、|和||的區(qū)別
|是按位或:將 a 的每個位與 b 相同的位進行相或
||是邏輯或:a 或上 b,如果a或者b有一個為1,a||b結果為1,表示真。
二、位寬為1的數(shù)和多位寬的數(shù)相或(||邏輯或)
1、輸出為1位的話(out為1位),只要有一個數(shù)的一位為1,結果就是1
eg:
result:
可以看到輸出結果out為1。
1、輸出為多位的話(out為,3位),只要有一個數(shù)的一位為1,結果還是1,顯示為001
總結
以上是生活随笔為你收集整理的【FPGA学习笔记】Verilog语言中的或(|和||)的全部內(nèi)容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: MySQL之LIST和LIST COLU
- 下一篇: mkdir