轉：http://news.hexun.com/2018-04-22/192880330.html

注：臺灣話

在開始前，我們要先認識 IC 芯片是什么。IC，全名積體電路（Integrated Circuit），由它的命名可知它是將設計好的電路，以堆疊的方式組合起來。藉由這個方法，我們可以減少連接電路時所需耗費的面積。下圖為 IC 電路的 3D 圖？？？？？從圖中可以看出它的結構就像房子的樑和柱，一層一層堆疊，這也就是為何會將 IC 制造比擬成蓋房子。

從上圖中 IC 芯片的 3D 剖面圖來看，底部深藍色的部分就是晶圓，從這張圖可以更明確的知道，晶圓基板在芯片中扮演的角色是何等重要。至于紅色以及土黃色的部分，則是于 IC 制作時要完成的地方。

知道 IC 的構造后，接下來要介紹該如何制作。試想一下，如果要以油漆噴罐做精細作圖時，我們需先割出圖形的遮蓋板，蓋在紙上。接著再將油漆均勻地噴在紙上，待油漆乾后，再將遮板拿開。不斷的重復這個步驟后，便可完成整齊且復雜的圖形。制造 IC 就是以類似的方式，藉由遮蓋的方式一層一層的堆疊起來。

金屬濺鍍：將欲使用的金屬材料均勻灑在晶圓片上，形成一薄膜。

涂布光阻：先將光阻材料放在晶圓片上，透過光罩（光罩原理留待下次說明），將光束打在不要的部分上，破壞光阻材料結構。接著，再以化學藥劑將被破壞的材料洗去。

蝕刻技術：將沒有受光阻保護的硅晶圓，以離子束蝕刻。

光阻去除：使用去光阻液皆剩下的光阻溶解掉，如此便完成一次流程。

最后便會在一整片晶圓上完成很多 IC 芯片，接下來只要將完成的方形 IC 芯片剪下，便可送到封裝廠做封裝（DIP、BGA）。

?

14納米芯片概念，納米制程是指在芯片中，線？？？最小可以做到 14 納米的尺寸，下圖為傳統電晶體的長相，以此作為例子。縮小電晶體的最主要目的就是為了要減少耗電量，然而要縮小哪個部分才能達到這個目的？左下圖中的 L 就是我們期望縮小的部分。藉由縮小閘極長度，電流可以用更短的路徑從 Drain 端到 Source 端（有興趣的話可以利用 Google 以 MOSFET 搜尋，會有更詳細的解釋）。

不過，制程并不能無限制的縮小，當我們將電晶體縮小到 20 納米左右時，就會遇到量子物理中的問題，讓電晶體有漏電的現象，抵銷縮小 L 時獲得的效益。作為改善方式，就是導入 FinFET（Tri-Gate）這個概念，如右上圖。在 Intel 以前所做的解釋中，可以知道藉由導入這個技術，能減少因物理現象所導致的漏電現象。

更重要的是，藉由這個方法可以增加 Gate 端和下層的接觸面積。在傳統的做法中（左上圖），接觸面只有一個平面，但是采用 FinFET（Tri-Gate）這個技術后，接觸面將變成立體，可以輕易的增加接觸面積，這樣就可以在保持一樣的接觸面積下讓 Source-Drain 端變得更小，對縮小尺寸有相當大的幫助。　　

?

為什么會有人說各大廠進入 10 納米制程將面臨相當嚴峻的挑戰，主因是 1 顆原子的大小大約為 0.1 納米，在 10 納米的情況下，一條線只有不到 100 顆原子，在制作上相當困難，而且只要有一個原子的缺陷，像是在制作過程中有原子掉出或是有雜質，就會產生不知名的現象，影響產品的良率。

目前常見的封裝有兩種，一種黑色長得像蜈蚣的 DIP 封裝，另一為購買盒裝 CPU 時常見的 BGA 封裝。

　　首先要介紹的是雙排直立式封裝（Dual Inline Package；DIP），從下圖可以看到采用此封裝的 IC 芯片在雙排接腳下，看起來會像條黑色蜈蚣，讓人印象深刻，此封裝法為最早采用的 IC 封裝技術，具有成本低廉的優勢，適合小型且不需接太多線的芯片。但是，因為大多采用的是塑料，散熱效果較差，無法滿足現行高速芯片的要求。因此使用此封裝的大多是歷久不衰的芯片，如下圖中的電壓放大器OP741及其沖模照片，或是對運作速度沒那么要求且芯片較小、接孔較少的 IC 芯片。

?

?

球格陣列（Ball Grid Array，BGA）封裝，和 DIP 相比封裝體積較小，可輕易的放入體積較小的裝置中。此外，因為接腳位在芯片下方，和 DIP 相比，可容納更多的金屬接腳。適合需要較多接點的芯片。然而，采用這種封裝法成本較高且連接的方法較復雜，因此大多用在高單價的產品上。

然而，如果各個元件都獨立封裝，組合起來將耗費非常大的空間，因此目前有兩種方法，可滿足縮小體積的要求，分別為 SoC（System On Chip）以及 SiP（System In Packet）。

　　在智慧型手機剛興起時SoC 這個名詞，就是將不同 IC整合在一顆芯片中。不單可以縮小體積，還可以縮小 IC 間的距離，提升芯片的計算速度。至于制作方法，便是在 IC 設計階段時，將各個不同的 IC 放在一起，制作成一張光罩。

　　然而信號干擾，像是通訊芯片的高頻訊號可能會影響其他功能的 IC 等情形。

　　此外，SoC 還需要獲得其他廠商的 IP（intellectual property）授權，增加了 SoC 的設計成本。

　　折衷方案，SiP 現身

　　作為替代方案，SiP 躍上整合芯片的舞臺。和 SoC 不同，它是購買各家的 IC，在最后一次封裝這些 IC，如此便少了 IP 授權這一步，大幅減少設計成本。此外，因為它們是各自獨立的 IC，彼此的干擾程度大幅下降？？？？？？舉例：apple watch

?

【60FPS】 60幀的Intel芯片制作過程！！！_嗶哩嗶哩 (゜-゜)つロ 干杯~-bilibili ?

https://www.bilibili.com/video/av19382074/?spm_id_from=333.788.videocard.12

?

?

?

?

?

顯微鏡下的集成電路，人類工藝的巔峰！_嗶哩嗶哩 (゜-゜)つロ 干杯~-bilibili ?

https://www.bilibili.com/video/av12652893/?spm_id_from=333.788.videocard.6

級別：1微米（1000納米）

單片機?

https://www.bilibili.com/video/av7515293/?spm_id_from=333.788.videocard.12

顯微鏡下的CD光盤 [2000倍]

https://www.bilibili.com/video/av34555351/?spm_id_from=333.788.videocard.4

數量級：？？？

電腦科技: 電腦CPU芯片放大14萬倍后,內部構造復雜到不可思議！_嗶哩嗶哩 (゜-゜)つロ 干杯~-bilibili ?https://www.bilibili.com/video/av22251521/?spm_id_from=333.788.videocard.2

?

機械硬盤，不管多大，結構都差不多。

《硬盤三連拆》第三章：昆騰大腳機械硬盤_嗶哩嗶哩 (゜-゜)つロ 干杯~-bilibili ?https://www.bilibili.com/video/av55809051

?

芯片的制程

原文鏈接：https://blog.csdn.net/chauncey_wu/article/details/81352706

此文以MOS管為例。

1 CMOS管的基本構造

N溝道增強型MOS管的結構示意見上圖。它是在P型襯底上，用擴散法制作兩個高摻雜度的N區。然后在P型硅表面生長一層很薄的二氧化硅絕緣層，并在二氧化硅表面及兩個N型區各安置一個電極，形成柵極g，源級s和漏級d。

2 晶體管柵極g是什么作用？

晶體管柵極是晶體管的控制端。晶體管（這里只考慮MOSFET，不考慮BJT啥的）有四個電極：柵、源、漏、襯底。其中襯底電壓一般是固定的，也不會有電流流入，可以忽略。柵極是控制極，柵極和源極之間的的電壓差，控制了漏極和源極之間的電流大小。（就是個跨導啦）簡單地說柵極就是一個開關，當Vgs為高時導通（簡稱高導）。

3??xx制程的含義

晶體管結構中，電流從Source(源極)流入Drain(漏級)，Gate(柵極)相當于閘門，主要負責控制兩端源極和漏級的通斷。電流會損耗，而柵極的寬度則決定了電流通過時的損耗，表現出來就是手機常見的發熱和功耗，寬度越窄，功耗越低。而柵極的最小寬度(柵長)，就是XX nm工藝中的數值。對于芯片制造商而言，主要就要不斷升級技術，力求柵極寬度越窄越好。不過當寬度逼近20nm時，柵極對電流控制能力急劇下降，會出現“電流泄露”問題。為了在CPU上集成更多的晶體管，二氧化硅絕緣層會變得更薄，容易導致電流泄漏。一方面，電流泄露將直接增加芯片的功耗，為晶體管帶來額外的發熱量;另一方面，電流泄露導致電路錯誤，信號模糊。為了解決信號模糊問題，芯片又不得不提高核心電壓，功耗增加，陷入死循環。因而，漏電率如果不能降低，CPU整體性能和功耗控制將十分不理想。
?

?

?

【轉】160億晶體管！蘋果首款Mac處理器M1

ROB（reorder buffer）630項，比Intel的大一倍多。通俗一點來說ROB大小就是指令窗口大小，CPU可以從630條指令里面找出能亂序執行的指令去發射，這極大地提高了指令的并行度。
現在CPU架構設計越來越簡單粗暴了，全靠工藝來堆，架構設計師就拼命堆晶體管就行了。
蘋果完全延續了Intel 酷睿以來的設計思路：更大的Cache、更大的數據位寬、更大的指令窗口，就能帶來更高的性能。而這一切，跟你的設計能力無關，只要晶體管夠多、夠快、夠低功耗。
也不能說完全跟設計能力無關，如果分支預測器準確率上不去，再大的指令窗口也白搭。這至少說明蘋果的分支預測器是過硬的。

2020.11蘋果推出了搭載了蘋果自研Arm桌面處理器的全新的MacBook系列。
得益于公司在硬件和軟件之間的垂直集成，這是一個巨大的變化，只有蘋果公司才能如此迅速地迎來變革。上一次蘋果公司在2006年放棄了IBM的PowerPC ISA和處理器，轉而支持英特爾x86設計。今天，英特爾已經放棄了基于ARM ISA構建的公司自己的內部處理器和CPU微體系結構。如今，英特爾被拋棄，轉而采用建立在ARM ISA的基礎上的該公司自己的內部處理器和CPU微架構。
新處理器稱為Apple M1，這是該公司針對Mac的第一個SoC設計。它具有四個高性能大核，四個高效能的小核和一個8-GPU內核GPU。在新的5nm工藝節點上集成了160億個晶體管。蘋果公司正在為此新系列處理器啟動新的SoC命名方案，但至少在紙面上看起來確實像A14X。

Apple M1 SoC：適用于Mac的A14X
新款Apple M1確實是Apple進行新的重大旅程的開始。在蘋果公司的演示中，該公司并沒有透露太多設計細節，但是有一張PPT告訴了我們很多有關芯片的封裝和設計的信息：

這種將DRAM嵌入到有機封裝中的封裝風格對于新的M1芯片來說并不新鮮，因為我們已經在A12X上看到了這樣的設計。之所以沒有采用更通用的智能手機POP封裝，是因為這些芯片在設計時考慮了更高的TDP，并確保在新設計中可以更有效散熱。
這很可能意味著，我們還將在新芯片上看到一個128位的DRAM總線，與上一代A-X芯片的總線非常相似。
在蘋果提供的PPT上，看到了實際裸片（die）的照片。它與蘋果描述的芯片特性完全吻合，看起來就像一張真實的裸片照片。我們劃分了各個主要的功能塊：

可以在左側看到M1的四個新的高性能Firestorm CPU內核。可以看到采用了大量的緩存，因為而在A14仍僅具有8MB的L2緩存。這里的新緩存看起來可以分成3個更大的塊，這對于考慮到Apple在此新配置中從8MB過渡到12MB來說是有道理的，畢竟這是由4核而不是2核。
4個Icestorm高效能核心位于SoC的中心，我們發現SoC的系統級緩存在所有IP塊之間共享。
8核GPU占用了大量的裸片空間，位于該裸片的上部。
M1最有趣的地方是它與Intel和AMD的其他CPU設計相比。蘋果公司提到M1是真正的SoC，上述所有模塊僅覆蓋整個芯片的一部分，其他部分集成了大量的輔助IP。其中包括以前Mac筆記本電腦中幾個分立芯片的功能。
蘋果聲稱新的CPU內核是世界上最快的。在我們深入探討Firestorm內核的微體系結構以及為您提供Apple A14 SoC的性能數據時，這將是今天文章的重點。
我們期望M1內核比我們今天將要展示的A14更快，因此蘋果聲稱擁有世界上最快的CPU內核的說法似乎是非常合理的。
整個SoC集成了龐大的160億個晶體管，比最新iPhone中的A14高35％。如果蘋果公司將兩塊芯片之間的晶體管密度保持在相似水平，那么我們應該算出的芯片尺寸約為120平方毫米，這比Macbooks內部的上一代英特爾芯片要小得多。

蘋果的巨型CPU微體系結構
那么蘋果打算如何在這個市場上與AMD和Intel競爭呢？過去幾年來一直在關注蘋果在硅技術方面的努力的讀者一定不會驚訝地看到蘋果在活動中宣稱的性能。
秘密之處在于蘋果公司內部的CPU微體系結構。蘋果進入定制CPU微體系結構的漫長旅程始于2012年在iPhone 5中發布的Apple A6。甚至早在第一代“ Swift”設計時，與移動競爭對手相比，該公司就已經取得了令人印象深刻的性能數據。
然而真正讓業界震驚的是蘋果隨后在2013年的蘋果A7 SoC和iPhone 5S中發布的CycloneCPU微架構。蘋果很早就采用了64位Armv8 ISA，這讓所有人都感到震驚，因為該公司是業界第一個實現新指令集架構的公司，但他們甚至比Arm自己的CPU團隊快了一年多的時間，因為Cortex-A57（Arm自己的64位微架構設計）要到2014年年底才能見到曙光。

蘋果公司將其“ Cyclone”設計稱為“桌面級架構”，在事后看來，它可能應該明顯地指向公司的發展方向。在隨后的幾代人中，蘋果公司以驚人的速度發展了他們的定制CPU微體系結構，每一代人都獲得了巨大的性能提升。
今年的A14芯片包括了蘋果64位微架構家族中的第8代產品，而這個家族曾以A7和Cyclone設計為開端。這些年來，蘋果的設計節奏似乎已經穩定下來，從A7芯片組開始，圍繞著主要的兩代微架構更新，A9、A11、A13都展現了其設計復雜度和微架構寬度和深度的大幅提升。
鑒于蘋果公司并沒有披露任何細節，蘋果的CPU仍然幾乎是一個黑箱設計，唯一公開的關于此事的資源可以追溯到A7 Cyclone時代的LLVM補丁，這些補丁與今天的設計已經非常不相關。雖然我們沒有官方的手段和信息來了解蘋果CPU的工作原理，但這并不意味著我們無法弄清楚某些方面的設計。通過我們自己的內部測試以及第三方微基準（特別感謝@Veedrac的microarchitecturometer測試套件），我們卻可以揭開蘋果設計的一些細節。以下披露的內容是基于測試iPhone 12 Pro內部最新的蘋果A14 SoC的行為而估算出來的。

蘋果的Firestorm CPU核心:更大更寬
蘋果最新一代A14內部的大核心CPU設計代號為“Firestorm”，延續了去年蘋果A13內部的“Lightning”微架構。今天討論的核心是新的Firestorm核心和它多年來不斷改進的血統，這也是蘋果如何從英特爾x86設計大幅跳躍到他們自己內部的SoC的關鍵部分。

上圖是蘋果最新的大核設計的估計功能布局--這里所代表的是我們在確定新設計功能方面的最大努力嘗試，但肯定不是對蘋果設計的所有功能的詳盡鉆研--所以自然可能存在一些不準確的地方。
真正將蘋果Firestorm CPU核心與業界其他設計區分開來的，只是微架構的寬度。蘋果的Firestorm擁有8個寬度的解碼塊，是目前業界最寬的商業化設計。IBM即將在POWER10中推出的P10內核是唯一一個有望在市場上發布的具有如此寬解碼器設計的官方設計，此前三星取消了自家的M6核心，而M6核心也被稱為采用相同寬度的設計。
當代的其他設計，如AMD的Zen(1到3)和Intel的μarch的，x86的CPU如今仍然只采用4寬的解碼器設計，由于ISA固有的指令長度可變的特性，相比ARM ISA的固定長度指令，設計能夠處理架構方面的解碼器更加困難，因此目前似乎還限制了它的寬度。在ARM方面，三星的設計從M3開始一直是6寬，而Arm自己的Cortex內核每一代都在穩步變寬，目前現有的硅片中是4寬，預計在即將到來的Cortex-X1內核中會增加到5寬設計。
蘋果最近的設計中，有一個我們從未真正能夠具體回答的問題是，蘋果的亂序執行能力有多強。Firestorm的ROB在630指令范圍內，這是去年A13閃電核心的升級，它在560指令范圍內測量。目前還不清楚這是否與其他架構中的傳統ROB相同，但測試至少暴露了與ROB相關的微架構限制，并暴露了行業中其他設計的正確數據。亂序窗口是指當內核試圖獲取并執行每條指令的依賴關系時，內核可以“停放”的、等待執行的指令數量。

對于蘋果的新核心來說，+-630深的ROB是一個極其巨大的亂序窗口，因為它遠遠超過了業界的任何其他設計。英特爾的Sunny Cove和Willow Cove核心以352條ROB結構成為目前 "深度 "第二高的OOO設計，而AMD最新的Zen3核心則以256條，最近的Arm設計如Cortex-X1則采用224條結構。
究竟蘋果是如何以及為什么能夠實現與業界其他所有設計者相比如此嚴重不成比例的設計，目前還不完全清楚，但這似乎是蘋果實現高ILP（指令級并行）的設計理念和方法的一個重要特征。

移動處理器性能對比
在我們深入探討x86與AppleSilicon的爭論之前，不妨先詳細了解一下A14 Firestorm核心在A13 Lightning核心的基礎上有怎樣的改進，并詳細介紹一下新芯片5nm工藝節點的功耗和能效提升。
在這里的對比中，工藝節點其實是相當的懸殊，因為A14是市場上第一款5nm芯片組，緊隨其后的是華為Mate 40系列的麒麟9000。我們正好有兩款設備和芯片在內部進行測試，對比麒麟9000（N5上的Cortex-A773.13GHz）與驍龍865+（N7P上的Cortex-A773.09GHz），我們可以一定程度上推斷出工藝節點在功耗和效率上的影響有多大，將這些改進轉化為A13與A14的對比。

從SPECint2006開始，除了456.hmmer的巨大進步外，我們并沒有看到A14的成績有什么非常異常的地方。其實，這并不是因為微架構的跳躍，而是由于Xcode12中新的LLVM版本的新優化。這里看來，編譯器采用了類似于GCC8上的循環優化。A13的得分實際上已經從47.79提高到64.87，但我還沒有在整個套件上運行新的數據。
對于其余的工作負載，A14通常看起來像是A13相對線性的演進，這說明時鐘頻率從2.66GHz增長到3GHz。該套件的總體IPC增益約為5％，雖然比通常的時鐘速度提高得大，但比Apple的前幾代要少一些。
新芯片的功耗實際上是一致的，有時甚至比A13更好，這意味著即使在最高性能點，這一代的工作負載能效也得到了顯著改善。
與Android和Cortex核心的SoC相比，性能似乎更偏向于蘋果。最突出的一點是具有內存密集型，稀疏內存特征的工作負載，例如429.mcf和471.omnetpp，盡管所有芯片都在運行類似的移動級LPDDR4X/LPDDR5，但Apple設計的性能卻要高出兩倍以上。在我們的微架構調查中，我們看到了蘋果設計中“memorymagic”的跡象，我們可能認為他們使用了某種指針追逐預抓取機制。

在SPECfp中，A14比A13的增幅比線性時鐘頻率的增幅要高一些，因為我們在這里測量的是10-11%的整體IPC提升。考慮到該設計多了第四條FP/SIMD流水線，這并不太令人意外，而與A13相比，該核心的整數方面相對沒有變化。

在整體的移動對比中，我們可以看到，新的A14在性能提升方面比A13取得了強勁的進步。與競爭對手相比，蘋果已經遙遙領先--我們必須等待明年的Cortex-X1設備才能看到差距再次縮小。

這里還需要注意的是，蘋果在取得這些成績的同時，還保持了新芯片的功耗持平，甚至降低了功耗，尤其是降低了相同工作負載的能耗。
從麒麟9000與驍龍865+的對比來看，我們看到在性能相對相似的情況下，功耗降低了10%。兩款芯片使用的是相同的CPU IP，只是在工藝節點和實現方式上有所不同。看來蘋果這里的A14能夠取得更好的數據，不僅僅是工藝節點的提升，鑒于它也是全新的微架
還有一個值得注意的是A14的小效率核心的對比數據。這一代我們看到這些新核心在微架構上有很大的提升，相比去年的A13效率核心，現在的性能提升了35%--同時進一步降低了能耗。我不知道這些小核心在蘋果的 Apple Silicon Mac設計上會有怎樣的表現，但相比于其他Arm設計，它們的性能肯定還是很強的，而且效率極高。

與x86對比：輕松擊敗英特爾i7處理器
迄今為止，我們對Apple芯片組的性能比較一直是在iPhone評測的背景下進行的。
我們目前還沒有蘋果硅設備，很可能再過幾周才能拿到手，但我們有A14，并預計新的Mac芯片將強烈基于我們看到的iPhone設計中采用的微架構。當然，我們仍然在比較手機芯片與高端筆記本電腦甚至高端臺式機芯片。
這張圖上A14的性能數據比較讓人難以置信。如果我在公布這些數據的同時隱藏了A14的標簽，人們會猜測這些數據點來自于AMD或Intel的其他x86 SKU。事實上，A14目前能與目前市場上x86廠商最優秀的頂級性能設計相抗衡，實在是一個驚人的壯舉。
再來看看詳細的成績，再次讓我們驚訝的是，A14不僅能跟上，而且在429.mcf和471.omnetpp等對內存延遲敏感的工作負載上，A14居然比這兩個競爭對手都要強，盡管它們要么擁有相同的內存（i7-1185G7，LPDDR4X-4266），要么擁有桌面級內存（5950X，DDR-3200）。
同樣，不考慮A14的456.hmmer分數優勢，那主要是由于編譯器差異造成的，減去33%，對比數據更貼切。
即使在SPECfp中，內存負擔更多的工作量甚至占主導地位，A14不僅跟得上，而且通常比Intel CPU設計更勝一籌。如果沒有最新發布的Zen3設計，AMD也比不過A14。
在總體SPEC2006圖表中，A14表現絕對出色，在絕對性能上領先，只是低于AMD最近的Ryzen5000系列。
事實上，蘋果能夠在一個包括SoC、DRAM和電源管理在內的設備總功耗為5W的情況下實現這一點，這絕對是令人震驚的。
對于GeekBench等比較常見的基準套件有很多批評，但坦率地說，我發現這些擔心或爭論是很沒有根據的。SPEC中的工作負載和GB5中的工作負載唯一的事實區別是，后者的異常值測試較少，而這些測試都是重內存的，也就是說它更多的是CPU基準，而SPEC則更傾向于CPU+DRAM。
蘋果公司在兩種工作負載中均表現出色，這證明它們具有極其平衡的微體系結構，并且將能夠在性能方面擴展至“桌面工作負載”而不會出現太大問題。

不要忘了GPU
今天我們主要介紹了CPU方面的內容。然而，我們不應該忘記GPU，因為新的M1代表著蘋果首次將他們的定制設計引入Mac領域。
我們知道的是，在移動領域，蘋果在性能和能效方面是絕對領先的。上一次我們測試A12Z的時候，該設計就足以與集成顯卡設計相抗衡。但從那以后，我們看到AMD和英特爾都有了更顯著的提升。

性能將保持領先？
蘋果聲稱M1是世界上最快的CPU。鑒于我們在A14上獲得的數據，擊敗了英特爾的設計，并且僅落后于AMD最新的Zen3芯片-更高的主頻超過3GHz的Firestorm，更大的L2緩存和釋放的TDP，我們可以肯定地說，只有蘋果M1才能實現這一要求。
英特爾已陷入停滯，并失去了今天的主要客戶。AMD最近展示了許多進步，但是要趕上Apple的能效將非常困難。如果Apple的性能軌跡以這種速度繼續下去，則x86的性能王冠將永遠無法奪回。

?

?

?

?

?

?

參考文獻

1、模電，Paul R. Gray - Analysis and Design of Analog Integrated Circuits, 5th edition (2009, John Wiley & Sons Inc)

2、模電，Allen P.E., Holberg D.R. - CMOS Analog Circuit Design

3、https://mp.weixin.qq.com/s/4pM6kaTojr-x97jczRsGHA

4、【轉載】芯片級拆解51、AVR、MSP430、凌陽61、PIC，5種單片機，多張顯微照片 - 編程浪子_ - 博客園 ?https://www.cnblogs.com/zyqgold/p/3296277.html

5、《計算機體系結構—量化研究方法（第5版）》

6、芯片制造22nm制程是什么含義 - Chauncey_wu的博客 - CSDN博客 ?https://blog.csdn.net/chauncey_wu/article/details/81352706

7、160億晶體管！蘋果首款Mac處理器之我見 ?https://m.newsmth.net/article/CSArch/62535

總結

以上是生活随笔為你收集整理的IC芯片制造过程简介的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。