???? CPU正常工作需要有合適的時(shí)鐘信號(hào)，包括ARM核使用的CCLK時(shí)鐘，和芯片外設(shè)使用的PCLK時(shí)鐘。?

CPU時(shí)鐘結(jié)構(gòu):

?

時(shí)鐘產(chǎn)生單元包括晶體振蕩器、鎖相環(huán)振蕩器（PLL）和VPB分頻器。

?

?晶體振蕩器

可以使用內(nèi)部的晶體振蕩器產(chǎn)生時(shí)鐘信號(hào)，也可以從外部引入時(shí)鐘信號(hào)。

?鎖相環(huán)（PLL）

由晶體振蕩器輸出的時(shí)鐘信號(hào)，通過(guò)PLL升頻，可以獲得更高的系統(tǒng)時(shí)鐘（CCLK）。

?VPB分頻器?

VPB分頻器決定處理器時(shí)鐘（CCLK）與外設(shè)器件所使用的時(shí)鐘（PCLK）之間的關(guān)系。

用途:通過(guò)VPB總線為外設(shè)提供所需的PCLK時(shí)鐘，以便外設(shè)在合適的速度下工作；在應(yīng)用不需要任何外設(shè)全速運(yùn)行時(shí)使功耗降低。

轉(zhuǎn)載于:https://www.cnblogs.com/markmin214/archive/2013/04/03/2997623.html

總結(jié)

以上是生活随笔為你收集整理的嵌入式---时钟结构的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。