將時序邏輯和組合邏輯分開寫

這樣，在時序邏輯"alwas @ (posedge sclk or negedge rst)"中使用非阻塞賦值(<=)

在阻塞賦值時，在賦值前加上時延 #1，以在仿真時模擬真實電路的延時。

在組合邏"alwas @(*)"輯中使用阻塞賦值(=)

?

轉載于:https://www.cnblogs.com/johnsblog/archive/2013/04/29/3050340.html

總結

以上是生活随笔為你收集整理的Verilog代码风格的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。