门控时钟的使用
組合邏輯中多用門控時(shí)鐘,一般驅(qū)動(dòng)門控時(shí)鐘的邏輯都是只包含一個(gè)門,如果有其他的附加邏輯,就容易因競(jìng)爭(zhēng)而產(chǎn)生不希望的毛刺。門控時(shí)鐘通過一個(gè)時(shí)能信號(hào)控制時(shí)鐘的開關(guān)。當(dāng)系統(tǒng)不工作時(shí)可以關(guān)閉時(shí)鐘,整個(gè)系統(tǒng)處于非激活狀態(tài),這樣就能夠在某種程度上降低系統(tǒng)功耗。
然而,使用門控時(shí)鐘并不符合同步設(shè)計(jì)的思想,它可能會(huì)影響設(shè)計(jì)的實(shí)現(xiàn)和驗(yàn)證。單純從功能上看,使用使能時(shí)鐘替代門控時(shí)鐘是一個(gè)不錯(cuò)的選擇;但是使能時(shí)鐘在使能信號(hào)關(guān)閉時(shí),時(shí)鐘信號(hào)仍然在工作,它無法像門控時(shí)鐘那樣降低系統(tǒng)的功耗。
Altera的解決方案:
對(duì)于上升沿有效的系統(tǒng)時(shí)鐘clk,他的下降沿先把門控時(shí)鐘打一拍,然后再用這個(gè)使能信號(hào)和系統(tǒng)時(shí)鐘clk相與后作為后續(xù)電路的門控時(shí)鐘。
這樣的門控時(shí)鐘電路很好的解決了組合邏輯常見的一些問題。它避免了毛刺的出現(xiàn),同時(shí)也有效的抑制了亞穩(wěn)態(tài)可能帶來的危害。但是從另一個(gè)方面來說,如果這個(gè)設(shè)計(jì)的系統(tǒng)時(shí)鐘占空比不是很穩(wěn)定,或者輸出的使能信號(hào)(enable)與時(shí)鐘信號(hào)(clk)的邏輯過于復(fù)雜,那么它也會(huì)帶來一些功能和時(shí)序上的問題。總得來說,只要設(shè)計(jì)者控制好這個(gè)設(shè)計(jì)中時(shí)鐘占空比和門控邏輯復(fù)雜度,他還是比下面這個(gè)簡(jiǎn)單的門控時(shí)鐘電路方案可行。
路漫漫其修遠(yuǎn)兮,吾將上下而求索總結(jié)
- 上一篇: SDRAM工作的大体流程
- 下一篇: SRAM Controller